ISSI IS25WP02GG-RHLE – minne/lagring

IS25WP02GG-RHLE är ett seriellt flashminne på 2 Gbit (256 Mbyte) från ISSI för matningsspänningen 1,65 V till 1,95 V (IS25WP). Kretsen nås via ett fyrtrådigt SPI-gränssnitt (SI, SO, SCK och CE#) vars ben även kan användas som flera I/O-ben för Dual-, Quad- och QPI-drift. Minnesmatrisen är raderad (alla bitar satta till 1) när kretsen lämnar fabriken.

Enligt databladets beställningsnyckel står -RHLE för alternativ R (dedikerad RESET# i 24-ball BGA), 24-ball TFBGA 6×8 mm med 5×5 kulor (H), Green Package (L; RoHS-kompatibel, halogenfri, TSCA-kompatibel) och temperaturklass Extended (E) med -40 °C till +105 °C; dieversion G. DTR-kommandona överför adress och läsdata på båda klockflankerna och kan enligt databladet överträffa 16-bitars parallellflash, vilket ger effektiv åtkomst för XIP (execute in place).

Teknik och prestanda

• Gränssnitt: standard SPI, Fast, Dual, Dual I/O, Quad, Quad I/O, SPI DTR, Dual I/O DTR, Quad I/O DTR och QPI; SPI-lägen 0 och 3; 3- eller 4-byte-adressering.
• Klockfrekvens: normal läsning (03h) upp till 50 MHz, Fast Read upp till 133 MHz och DTR upp till 66 MHz. Databladet anger ett motsvarande dataflöde på 664 Mb/s (83 Mbyte/s); beställningstabellen anger STR 112 MHz och DTR 66 MHz för 1,8 V-varianten.
• Valbara dummy-cykler (1 till 15) och konfigurerbar utgångsdrivstyrka: 90, 60, 45, 20, 15 eller 30 ohm (standard).
• Kontinuerlig läsning med burst-wrap om 8, 16, 32 eller 64 byte, valbar burst-längd och data learning pattern (DLP) för träning vid DTR-läsning.
• Likformiga sektorer om 4 KB (65 536 st) samt block om 32 KB (8192 st) eller 64 KB (4096 st); alternativ med 512-byte sida och 256 KB block finns via fabrik. Sidprogrammering 1 till 256 byte per sida samt program-/raderingsuppehåll och återupptagande (suspend/resume).

Strömförbrukning enligt DC-tabellen (typiska värden mäts vid 25 °C): aktiv läsning typiskt 38 mA (NORD 50 MHz) till 54 mA (Quad Fast Read 133 MHz, max 67 mA) och programmering eller radering typiskt 60 till 75 mA (max 66 till 81 mA). Vilolägesströmmen för IS25WP är typiskt 240 µA (max 320 µA vid 85 °C och 800 µA vid 105 °C) och Deep Power Down typiskt 4 µA (max 80 µA vid 85 °C och 160 µA vid 105 °C).

Program- och raderingstider (typiskt/högst): sektorradering 4 KB 100 ms/300 ms, blockradering 32 KB 0,14 s/0,5 s, 64 KB 0,17 s/1,5 s och 256 KB 0,68 s/4,0 s, chipradering 560 s/1440 s, sidprogrammering 256 byte 0,3 ms/2,0 ms och 512 byte 0,6 ms/4,0 ms.

Skydd och säkerhet: WP# och SRWD, blockskyddsbitarna BP0-BP3 (övre eller nedre område) och Advanced Sector/Block Protection (ASP) med en icke-flyktig PPB-bit och en flyktig DYB-bit per sektor/block, hanterad med Persistent Protection eller ett 64-bitars lösenord. Därtill finns en säkerhetsinformationsrad om 4 x 512 byte med OTP-låsbara bitar (IRL0 till IRL3) och ett 128-bitars unikt ID per krets (i databladet markerat med Call Factory).

Anslutningar och gränssnitt

Kapseln är en 24-ball TFBGA 6×8 mm med 5×5 kulor. Kulplacering sedd uppifrån (kulor nedåt):

• B2 SCK, B3 GND, B4 VCC, C2 CE# (chipval, aktiv låg), D2 SO (IO1), D3 SI (IO0), C4 WP# (IO2) och D4 HOLD# eller RESET# (IO3). Övriga kulor är NC; A4 är RESET#/NC och C5 är NC/WP# (dedikerad WP# finns bara i alternativ W).
• I Quad- och QPI-läge blir SI och SO till IO0 och IO1, och WP# och HOLD# till IO2 och IO3. Quad-drift kräver att QE-biten i statusregistret är satt.
• Alternativ R ger en dedikerad RESET#-ingång som alltid är aktiv, oberoende av QE och P7, i både SPI- och QPI-läge. När den är aktiverad (standard) fungerar D4 som HOLD# vid QE = 0. Funktionen kan stängas av permanent (OTP) med bit 0 i Function Register, varvid RESET# flyttas till HOLD#/RESET#-kulan.
• Hårdvaruåterställning kräver en låg RESET#-puls på minst 100 ns (tRESET); återhämtningstiden tHWRST är 100 µs. En pågående program- eller raderingsoperation avbryts och data kan gå förlorade.

Absoluta maxvärden: lagringstemperatur -65 °C till +150 °C och VCC -0,5 V till +2,5 V för IS25WP. Kretsen får inte vara vald under uppstart och nedstängning (en pull-up på CE# föreslås); tVCE (VCC min till CE# låg) är minst 500 µs, tPU (från jord till VCC min) minst 2,5 ms och skrivspärrspänningen VWI högst 1,5 V.

Programvara och kompatibilitet

Kretsen stöder SFDP (JEDEC JESD216), så att programvara kan läsa kretsens parametrar med RDSFDP (5Ah). Identifiering: tillverkar-ID 9Dh, enhets-ID 1Bh (ABh/90h) och JEDEC-ID (9Fh) med minnestyp och kapacitet 7022h för IS25WP02GG. Program-, raderings- och registerskrivkommandon måste föregås av WREN (06h). Exempel på kommandon: normal läsning 03h/13h, Fast Read 0Bh/0Ch, Dual Output 3Bh/3Ch, Quad Output 6Bh/6Ch, Dual I/O BBh/BCh, Quad I/O EBh/ECh, DTR-läsning 0Dh/0Eh, BDh/BEh och EDh/EEh, sidprogrammering 02h/12h, 32h/34h och 38h/3Eh, sektorradering 20h/D7h/21h, blockradering 52h/5Ch och D8h/DCh, chipradering C7h/60h, QPI på 35h och av F5h, Deep Power Down B9h med återgång ABh samt programvaruåterställning med RSTEN 66h och RST 99h. I kodpar avser den andra koden 4-byte-adressering.

Egenskaper

• 2 Gbit (256 Mbyte) seriellt flashminne, 3- eller 4-byte-adressering
• VCC 1,65 V till 1,95 V (IS25WP)
• Fast Read upp till 133 MHz (serien), DTR upp till 66 MHz
• SPI, Dual, Quad, QPI och DTR; SPI-lägen 0 och 3
• Dedikerad RESET# (alternativ R) i 24-ball TFBGA
• Likformiga sektorer/block: 4 KB, 32 KB och 64 KB; sida 256 byte
• ASP-skydd (PPB/DYB, lösenord), top/bottom-skydd och 4 x 512 byte OTP-säkerhetsrad
• 128-bitars unikt ID och SFDP (JESD216)
• Mer än 100 000 cykler och mer än 20 års dataminne
• Temperaturklass Extended: -40 °C till +105 °C
• Deep Power Down typ 4 µA
• 24-ball TFBGA 6×8 mm (5×5 kulor)

Användningsområden

• Lagring av startkod och firmware i inbyggda system, även med XIP (execute in place)
• System med 1,8 V-matning, begränsat utrymme, få I/O-ben och låg effekt, som databladet beskriver som målgrupp
• Tillämpningar med utökat temperaturområde (-40 °C till +105 °C)
• Lagring av stora datamängder (256 Mbyte) med skyddade områden (ASP, OTP-säkerhetsrad)
• Tillämpningar som kräver lång datahållbarhet (över 20 år)

Certifieringar och standarder: RoHS, Halogenfri (Green Package), TSCA-kompatibel

Leverantörens listrad anger Universell flash-lagring (UFS) och LFBGA, men databladet beskriver ett seriellt flashminne (SPI/QPI) i 24-ball TFBGA; beskrivningen följer databladet. Databladet gäller både IS25LP02GG (3,0 V) och IS25WP02GG (1,8 V); 133 MHz och 83 Mbyte/s är seriens maxvärden, medan beställningstabellen anger STR 112 MHz för 1,8 V-varianten. Egenskapslistans strömvärden (48 mA, 120 µA, 4 µA) anger ingen variant; DC-tabellen har använts.

Tillverkarens artikelnummer IS25WP02GG-RHLE. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.