Microchip Technology 25LC128X-I/ST – minne/lagring

25LC128X-I/ST är ett seriellt EEPROM på 128 Kbit från Microchip Technology, organiserat som 16 384 x 8 bit och åtkomligt över en SPI-kompatibel seriebuss med klockingång (SCK), dataingång (SI), datautgång (SO) och chip select (CS). Enligt databladets beställningsinformation (DS20001831G) anger X alternativ stiftordning (endast i ST-kapsel), I industriellt temperaturområde -40 °C till +85 °C och ST en 8-stifts TSSOP med 4,4 mm kroppsbredd. 25LC128 arbetar med matningsspänning från 2,5 V till 5,5 V och klockfrekvens upp till 10 MHz.

Kretsen har 64 byte sidstorlek, självtidade raderings- och skrivcykler om högst 5 ms, sekventiell läsning, blockskydd för inget, en fjärdedel, hälften eller hela minnet och inbyggt skrivskydd med skrivaktiveringslatch, skrivskyddsstift (WP) och skydd vid till- och frånslag av matningen. Kommunikationen kan pausas med HOLD-stiftet så att värdenheten kan hantera avbrott med högre prioritet. Databladet anger att kretsen är RoHS-kompatibel.

Teknik och prestanda

Minnet är 16 384 byte med 64 byte sidstorlek. En sidskrivning kan omfatta upp till 64 byte inom samma fysiska sida. Försöker en sidskrivning passera en sidgräns hoppar data tillbaka till början av den aktuella sidan och skriver över tidigare data i stället för att fortsätta på nästa sida, så programvaran måste förhindra sådana skrivningar. Skrivcykeln startar vid stigande flank på CS efter en giltig sekvens och tar högst 5 ms (TWC). Minnesarrayen kan inte läsas under skrivning, men statusregistret kan läsas när som helst; bitarna 7 till 1 är då obestämda.

• Klockfrekvens: högst 10 MHz vid 4,5 V till 5,5 V och 5 MHz vid 2,5 V till 4,5 V.
• Strömförbrukning: egenskapslistan anger skriv- och läsström högst 5 mA vid 5,5 V och 10 MHz samt standbyström 5 µA vid 5,5 V. DC-tabellen anger ICC Read högst 5 mA vid 5,5 V och 10,0 MHz respektive 2,5 mA vid 2,5 V och 5,0 MHz, ICC Write högst 5 mA vid 5,5 V och 3 mA vid 2,5 V samt standbyström (ICCS) högst 1 µA vid +85 °C och högst 5 µA vid +125 °C (5,5 V).
• Tidsparametrar vid 4,5 V till 5,5 V respektive 2,5 V till 4,5 V: CS setup 50 ns respektive 100 ns, CS hold 100 ns respektive 200 ns, data setup 10 ns respektive 20 ns, data hold 20 ns respektive 40 ns, klockans hög- och lågtid 50 ns respektive 100 ns samt utgångsdata giltig högst 50 ns respektive 100 ns efter fallande klockflank.
• Tillförlitlighet: 1 000 000 skriv-/raderingscykler, dataretention över 200 år och ESD-skydd över 4000 V.

Anslutningar och gränssnitt

Den här artikeln har den alternativa (roterade) TSSOP-stiftordningen. Enligt databladets stifttabell är den:

• Stift 1: HOLD (hold-ingång)
• Stift 2: VCC (matningsspänning)
• Stift 3: CS (chip select-ingång)
• Stift 4: SO (seriell datautgång)
• Stift 5: WP (skrivskyddsstift)
• Stift 6: VSS (jord)
• Stift 7: SI (seriell dataingång)
• Stift 8: SCK (seriell klockingång)

Standardstiftordningen (DFN, PDIP, SOIC, SOIJ och standard-TSSOP) är i stället 1 CS, 2 SO, 3 WP, 4 VSS, 5 SI, 6 SCK, 7 HOLD och 8 VCC, så kretskortsmönstret måste väljas efter rätt variant.

Låg nivå på CS väljer kretsen, och hög nivå avmarkerar den och försätter den i standbyläge; en påbörjad skrivcykel slutförs ändå. Avmarkerad krets har SO högimpedant, så flera kretsar kan dela SPI-bussen. Instruktioner, adresser och data klockas in på SI vid stigande flank på SCK, och SO uppdateras efter fallande flank. Tidsdiagrammen visar klocklägena Mode 0,0 och Mode 1,1. HOLD pausar en pågående sekvens: stiftet ska hållas högt när det inte används och dras lågt medan SCK är låg, och SO blir högimpedant direkt när HOLD går låg. WP används tillsammans med WPEN-biten i statusregistret; med WP låg och WPEN hög är skrivning till statusregistrets icke-flyktiga bitar spärrad.

Kapseln är en 8-stifts TSSOP, 4,4 mm (ST), ritning C04-086. Enligt databladet är stiftavståndet 0,65 mm, total bredd 6,40 mm, kroppsbredd 4,30 till 4,50 mm, kroppslängd 2,90 till 3,10 mm och total höjd högst 1,20 mm. Rekommenderat landmönster: kontaktavstånd 0,65 mm, avstånd mellan kontaktrader (C) 5,80 mm, kontaktyta högst 0,45 mm bred och 1,50 mm lång. Märkningskoden på första raden för roterad TSSOP är 5LDX.

Programvara och kompatibilitet

• READ (0000 0011): läser från vald adress. Adressen är 16 bitar där de två mest signifikanta bitarna är ’don’t care’; vid 3FFFh rullar adressräknaren över till 0000h och läsningen kan fortsätta tills CS sätts hög.
• WRITE (0000 0010): skriver upp till 64 byte per sida från vald adress.
• WREN (0000 0110) och WRDI (0000 0100): sätter respektive återställer skrivaktiveringslatchen. WREN krävs före varje skrivning.
• RDSR (0000 0101) och WRSR (0000 0001): läser och skriver statusregistret.

Statusregistret innehåller WPEN (bit 7), BP1 (bit 3), BP0 (bit 2), WEL (bit 1, skrivskyddad) och WIP (bit 0, skrivskyddad). BP1 och BP0 är icke-flyktiga och väljer blockskydd: 00 inget, 01 övre fjärdedelen (3000h-3FFFh), 10 övre hälften (2000h-3FFFh), 11 hela arrayen (0000h-3FFFh). Skrivaktiveringslatchen återställs vid påslag och efter lyckad WRDI-, WRSR- eller WRITE-instruktion. Vid påslag startar kretsen i standbyläge (CS = 1) med SO högimpedant, och en övergång från hög till låg på CS krävs för att aktivera den.

Kretsen är konstruerad för att kopplas direkt till SPI-porten på många vanliga mikrokontrollerfamiljer, däribland Microchips PIC, och kan styras via programmerade I/O-linjer om mikrokontrollern saknar SPI-port. Databladet nämner AEC-Q100-kvalificering för familjen; bilvarianterna beställs med en variantkod (16KVAO eller 16KVXX) som saknas i den här artikelbeteckningen.

Egenskaper

• 128 Kbit (16 384 x 8 bit), sidstorlek 64 byte
• SPI-buss med SCK, SI, SO och CS samt HOLD och WP
• Matningsspänning 2,5 V till 5,5 V
• Klockfrekvens upp till 10 MHz (4,5 V till 5,5 V)
• Självtidad skrivcykel, högst 5 ms
• Blockskydd: inget, 1/4, 1/2 eller hela arrayen
• Skrivaktiveringslatch, WP-stift och skydd vid till-/frånslag
• Standbyström högst 1 µA vid +85 °C
• 1 000 000 skriv-/raderingscykler, dataretention över 200 år
• ESD-skydd över 4000 V
• Industriellt temperaturområde -40 °C till +85 °C
• 8-stifts TSSOP (4,4 mm) med alternativ stiftordning (X)

Användningsområden

• Icke-flyktig lagring av parametrar och konfigurationsdata i mikrokontrollerbaserade system med SPI-port
• Konstruktioner som behöver minne i TSSOP-kapsel med den alternativa stiftordningen
• SPI-bussar med flera kretsar där CS och HOLD styr åtkomst och avbrott
• Data som behöver skydd mot oavsiktlig skrivning via blockskydd och WP-stift
• Lågeffektsystem där låg standbyström är viktig

Certifieringar och standarder: RoHS

Databladet (DS20001831G) gäller familjen 25AA128/25LC128 med flera kapslar och temperaturklasser. X i beteckningen avser enligt databladets beställningsinformation alternativ stiftordning (endast ST). AEC-Q100-kvalificering gäller enligt databladet bilvarianter med variantkod (16KVAO/16KVXX), som saknas i den här beteckningen. Rubrikerna för DC- och AC-tabellerna anger 1,8 V till 5,5 V för hela familjen; för 25LC128 är matningsspänningen 2,5 V till 5,5 V.

Tillverkarens artikelnummer 25LC128X-I/ST. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.