Microchip Technology AT28HC256F-90JU – minne/lagring

AT28HC256F-90JU är ett snabbt parallellt EEPROM (elektriskt raderbart och programmerbart läsminne) på 256 kbit, organiserat som 32 768 ord × 8 bit. Enligt Microchips beställningskodsystem anger beteckningen snabbskrivningsalternativet F med 3 ms skrivcykel, hastighetsklassen 90 ns (-90), 32-polig plast-PLCC med J-formade ben (J) samt industriellt temperaturområde -40 °C till +85 °C med 100 % matt tenn som ytbehandling (U).

Kretsen nås som ett statiskt RAM, utan externa komponenter, vid både läsning och skrivning. Ett 64-byte sidregister gör att upp till 64 byte kan skrivas samtidigt: adress och data låses internt, vilket frigör adress- och databussen, och en intern kontrolltimer slutför skrivningen automatiskt. Skillnaden mot standardutförandet är den kortare skrivtiden: sidskrivningscykeln är max 3 ms i stället för max 10 ms. Databladet beskriver dessutom intern felkorrigering för utökad skrivtålighet. Kapseln finns endast i grönt (RoHS-kompatibelt) utförande.

Teknik och prestanda

• Minne: 256 kbit, 32 768 ord × 8 bit, tillverkat i Microchips ickeflyktiga CMOS-teknik. Effektförlusten är enligt databladet endast 440 mW.
• Åtkomsttider för klassen -90: tACC max 90 ns, tCE max 90 ns, tOE max 40 ns, tDF max 40 ns och tOH min 0 ns. Familjens snabbaste klass är -70 med 70 ns.
• Skrivning: 64-byte sidskrivning med skrivcykeltid (tWC) max 3 ms för F-alternativet (standardutförandet max 10 ms) och byteladdningstid (tBLC) max 150 µs. Skrivtåligheten är 10 000 cykler för standardutförandet och 100 000 för E-alternativet; inget separat värde anges för F. Dataretentionen är 10 år.
• Ström: aktiv ström (ICC) max 80 mA vid 5 MHz och IOUT = 0 mA. Standbyström max 3 mA vid TTL-nivå (CE = 2,0 V till VCC) och max 300 µA vid CMOS-nivå (CE = VCC – 0,3 V till VCC) för klasserna -90 och -12.
• Logiknivåer: VIL max 0,8 V, VIH min 2,0 V, VOL max 0,45 V (IOL = 6,0 mA) och VOH min 2,4 V (IOH = -4 mA). In- och utgångsläckström max 10 µA vardera.

Anslutningar och gränssnitt

Gränssnittet är parallellt och byte-brett enligt JEDEC-godkänd pinout, med 15 adresslinjer (A0–A14), 8 data-I/O (I/O0–I/O7) och styrsignalerna CE (chip enable), OE (output enable) och WE (write enable). In- och utgångarna är CMOS- och TTL-kompatibla. I den 32-poliga PLCC-kapseln sitter VCC på stift 32 och GND på stift 16, medan CE är stift 23, OE stift 25 och WE stift 31. Stift 1 och 17 är DC (don’t connect) och stift 12 och 26 är NC.

Driftlägen: läsning (CE låg, OE låg, WE hög), skrivning (CE låg, OE hög, WE låg), standby och skrivspärr (CE hög, utgångarna i högimpedansläge), utgångsavstängning (OE hög) samt chipradering (CE låg, OE = VH 12,0 V ±0,5 V, WE låg). Vid sidskrivning väljer A0–A5 byte i sidan och A6–A14 sidadressen. AC-skrivtider: setup min 0 ns, adress-hold min 50 ns, skrivpulsbredd min 100 ns, data-setup min 50 ns, data-hold min 0 ns och skrivpulsbredd hög min 50 ns.

Kapseln är en 32-polig plast-PLCC (Microchip-ritning C04-023 Rev C) med benavstånd 0,050 tum och yttermått (D × E × A) 0,485–0,495 × 0,585–0,595 × 0,125–0,140 tum (omräknat 1,27 mm respektive 12,319–12,573 × 14,859–15,113 × 3,175–3,556 mm).

Programvara och kompatibilitet

• Skrivslutsdetektering: DATA Polling (en läsning av senast skriven byte ger komplementet av skriven data på I/O7 tills cykeln är klar) eller Toggle Bit (I/O6 växlar mellan 1 och 0 under skrivningen).
• Maskinvaruskydd: skrivning spärras när VCC är under 3,8 V (typiskt); efter att VCC nått 3,8 V väntar kretsen 5 ms (typiskt) innan skrivning tillåts; skrivning hindras om OE är låg, CE hög eller WE hög; pulser kortare än 15 ns (typiskt) på WE eller CE startar ingen skrivcykel.
• Programvaruskydd (SDP): aktiveras med tre skrivkommandon (AA till adress 5555, 55 till 2AAA och A0 till 5555), är avaktiverat när kretsen lämnar tillverkaren och ligger kvar över spänningsavbrott. Det avaktiveras med en sekvens på sex kommandon (AA/5555, 55/2AAA, 80/5555, AA/5555, 55/2AAA, 20/5555).
• Enhetsidentifiering: 64 extra byte EEPROM på adresserna 7FC0H–7FFFH, åtkomliga när A9 höjs till 12 V ±0,5 V.
• Chipradering: valfritt läge med en 6-byte programvarukod (application note AN0544, Software Chip Erase) eller via maskinvara med VH = 12,0 V ±0,5 V på OE; tS och tH min 5 µs, tW min 10 ms.
• Kompatibilitet: AT28HC256 finns i hastighetsklasserna 70, 90 och 120 ns och med alternativen E (100K skrivcykler) och F (3 ms skrivcykel); alla använder JEDEC byte-wide pinout.

Egenskaper

• 256 kbit (32 768 × 8) parallellt EEPROM
• Åtkomsttid 90 ns (klass -90)
• Snabb skrivning: sidskrivningscykel max 3 ms (F-alternativ)
• 64-byte sidskrivning med automatisk intern timer, byteladdning max 150 µs
• Dataretention 10 år
• Matning 5 V ±10 %, aktiv ström max 80 mA
• Standbyström max 3 mA (TTL) och 300 µA (CMOS)
• DATA Polling (I/O7) och Toggle Bit (I/O6)
• Maskinvaru- och programvaruskydd (SDP)
• 64 byte extra EEPROM för identifiering
• 32-polig PLCC, industriellt -40 °C till +85 °C
• CMOS- och TTL-kompatibla in-/utgångar, JEDEC byte-wide pinout

Användningsområden

• Icke-flyktigt program- och konfigurationsminne på en parallell databuss i industriella och inbyggda system
• Parametrar och kalibreringsdata som skrivs om ofta och där kort skrivtid (max 3 ms per sida) är viktig
• System som kräver skydd mot oavsiktliga skrivningar vid spänningsövergångar
• Lagring av enhetsidentitet eller spårningsdata i de extra 64 byten
• Konstruktioner som använder JEDEC byte-wide pinout för 32K × 8 EEPROM

Certifieringar och standarder: RoHS-kompatibel kapsel (Green)

Databladet gäller hela AT28HC256-familjen. Skrivtålighet för F-alternativet anges inte separat (10 000 cykler gäller standardutförandet och 100 000 cykler E-alternativet).

Tillverkarens artikelnummer AT28HC256F-90JU. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.