Microchip Technology SST25VF080B-50-4C-QAF – minne/lagring

SST25VF080B är ett seriellt flashminne på 8 Mbit (1M x 8) från Microchip Technology (SST) med SPI-kompatibelt fyrledargränssnitt. Minnet tillverkas i den egenutvecklade CMOS-tekniken SuperFlash och ingår i 25-serien av seriella flashminnen. Både läsning och skrivning (programmering och radering) sker med en enda matningsspänning på 2,7–3,6 V. Det låga antalet stift ger en kapsel som tar liten kortyta och, enligt databladet, sänker systemets totala kostnad.

Beteckningen SST25VF080B-50-4C-QAF avkodas enligt databladets beställningsschema: 50 = driftfrekvens 50 MHz/66 MHz, 4 = minsta uthållighet 10 000 cykler, C = kommersiellt temperaturområde 0 °C till +70 °C, Q = WSON-kapsel med 6 mm x 5 mm kropp, A = 8 kontakter och F = ytbehandling (nickelplätering med guldskikt eller matt tenn). SuperFlash-cellen har split-gate-konstruktion och tunnelinjektor i tjockt oxidskikt, vilket enligt databladet ger bättre tillförlitlighet och tillverkningsbarhet än alternativa lösningar. Tekniken drar mindre ström vid programmering och har kortare raderingstid, så den totala energin vid radering och programmering blir lägre än hos alternativa flashtekniker.

Teknik och prestanda

• Minnesorganisation: 8 Mbit (1M x 8) med adressområdet 00000H–FFFFFH. Arrayen består av likformiga 4-Kbyte sektorer med överlagrade 32-Kbyte- och 64-Kbyte-block.
• Radering: sektor (4 Kbyte), block (32 Kbyte eller 64 Kbyte) och hela chippet. Typiska tider är 18 ms för sektor och block samt 35 ms för chippet; garanterat maximum är 25 ms respektive 50 ms.
• Programmering: Byte Program typiskt 7 µs (högst 10 µs). Med Auto Address Increment (AAI) skrivs flera byte utan att nästa adress skickas om, vilket enligt databladet kortar den totala programmeringstiden. Målområdet måste vara raderat (FFH) före programmering.
• Läsning: instruktionen Read (03H) stöder upp till 25 MHz och High-Speed Read (0BH) upp till 66 MHz med en dummycykel om 8 klockpulser. Adresspekaren räknas upp automatiskt och går från FFFFFH tillbaka till 00000H. Värden vid 66 MHz är karakteriserade men inte fullt testade (VDD 3,0–3,6 V, CL = 15 pF).
• Strömförbrukning: typiskt 10 mA aktiv läsström och 5 µA standbyström. Enligt DC-tabellen är läsströmmen högst 10 mA vid 25 MHz och 15 mA vid 50 MHz, program- och raderingsströmmen högst 30 mA och standbyströmmen högst 30 µA.
• Uthållighet: typiskt 100 000 cykler och över 100 års dataretention. Tillförlitlighetstabellen anger kvalificerat minimum 10 000 cykler och 100 år, vilket motsvarar ordningskoden 4.
• Uppstart: VDD ska stiga snabbare än 1 V per 100 ms (0 V till 3,0 V på under 300 ms), och minst 100 µs ska förflyta från att VDD når sitt minimivärde till första läs- eller skrivoperation.

Anslutningar och gränssnitt

Gränssnittet är SPI i läge 0 (0,0) och läge 3 (1,1). Lägena skiljer sig bara i nivån på SCK när bussmastern är i viloläge: låg i läge 0 och hög i läge 3. I båda lägena samplas SI på stigande flank och SO drivs efter fallande flank av SCK. Kretsen väljs med en övergång från hög till låg på CE#, som ska vara låg under hela kommandosekvensen.

• Stift 1 CE# (chipval), stift 2 SO (dataut), stift 3 WP# (skrivskydd), stift 4 VSS (jord).
• Stift 5 SI (datain), stift 6 SCK (klocka), stift 7 HOLD# (paus), stift 8 VDD (matning 2,7–3,6 V).
• HOLD# pausar kommunikationen utan att kretsen väljs bort; SO är högohmig under pausen. Om CE# drivs hög under en paus nollställs kretsens interna logik.
• Under AAI-programmering kan SO omkonfigureras till att visa upptagetstatus (RY/BY#).

Kapseln för den här beteckningen är en 8-kontakts WSON med kroppsmåtten 6,00 ± 0,10 mm x 5,00 ± 0,10 mm, höjd 0,70–0,80 mm och 1,27 mm kontaktavstånd. Den exponerade ytan på undersidan är elektriskt ansluten till chipets baksida; databladet rekommenderar att den löds till kretskortet och kopplas till VSS, eftersom anslutning till annan potential kan ge kortslutning eller felfunktion. Övriga kapslar i familjen är 8-lead PDIP (300 mils), 8-lead SOIC (200 mils) och 16-ball XFBGA (Z-Scale).

Programvara och kompatibilitet

Varje busscykel är 8 bitar för kommando, adress och data. Före Byte Program, AAI, sektor- och blockradering, chipradering och Write STATUS Register måste Write Enable (WREN, 06H) köras. Instruktioner som träffar skyddat område ignoreras, och chipradering ignoreras om någon del av minnet är skyddad.

• Radering: 4-Kbyte Sector Erase 20H, 32-Kbyte Block Erase 52H, 64-Kbyte Block Erase D8H, Chip-Erase 60H eller C7H.
• Programmering: Byte Program 02H och AAI Word Program ADH (två byte per kommando efter adressen).
• Status och skydd: RDSR 05H, EWSR 50H, WRSR 01H, WREN 06H, WRDI 04H.
• Identifiering: JEDEC-ID 9FH och Read-ID 90H eller ABH. Upptagetstatus på SO under AAI styrs med EBSY 70H och DBSY 80H.

Statusregistret innehåller BUSY (bit 0), WEL (bit 1), BP0–BP3 (bit 2–5), AAI (bit 6) och BPL (bit 7). Blockskyddsbitarna väljer skyddad del: övre 1/16 (F0000H–FFFFFH), övre 1/8 (E0000H–FFFFFH), övre 1/4 (C0000H–FFFFFH), övre 1/2 (80000H–FFFFFH) eller hela minnet. Vid uppstart är BP2, BP1 och BP0 satta till 111, så hela minnet är skrivskyddat tills programvaran ändrat bitarna med WRSR. När WP# är låg och BPL = 1 tillåts inte WRSR; när WP# är hög är låsningen avstängd.

Slutet på en programmering kan upptäckas genom pollning av BUSY-biten, genom avläsning av SO (maskinvarumetod i AAI-läge) eller genom att vänta den angivna tiden. JEDEC-ID 9FH returnerar tillverkar-ID BFH (Microchip), minnestyp 25H (SPI seriellt flash) och enhets-ID 8EH (SST25VF080B). Read-ID (90H/ABH) är bakåtkompatibelt och rekommenderas som standardidentifiering när flera versioner av seriella SPI-flashkretsar används i samma konstruktion.

Egenskaper

• 8 Mbit (1M x 8) seriellt SPI-flashminne med SuperFlash-teknik
• Enkel matning 2,7–3,6 V för både läsning och skrivning
• SPI-läge 0 och 3; High-Speed Read upp till 66 MHz, Read (03H) upp till 25 MHz
• Likformiga 4-Kbyte sektorer samt 32-Kbyte- och 64-Kbyte-block
• Typiska tider: sektor/block 18 ms, chip 35 ms, byteprogrammering 7 µs
• AAI-programmering med maskinvaru- eller programvarubaserad slutdetektering
• Blockskydd via BP0–BP3 och BPL, maskinvaruskydd med WP#, paus med HOLD#
• Typiskt 100 000 cykler och över 100 års dataretention
• Typiskt 10 mA aktiv läsström och 5 µA standbyström
• Kommersiell temperaturklass 0 °C till +70 °C
• 8-kontakts WSON, 6 mm x 5 mm
• RoHS-kompatibel

Användningsområden

• Lagring av programkod och firmware i inbyggda system
• Konfigurations- och parameterminne som ska kunna skrivas om
• Datalagring på kretskort där få signaler och liten kapsel prioriteras
• Applikationer där delar av minnet ska skrivskyddas med blockskydd och WP#

Certifieringar och standarder: RoHS

Databladet (DS20005045D) gäller hela SST25VF080B-familjen i flera kapslar och båda temperaturklasserna; här redovisas värden för WSON (suffix QAF) och kommersiell klass. Typiska värden i Features skiljer sig från garanterade min-/maxvärden i tabellerna (uthållighet typiskt 100 000 cykler, minimispecifikation 10 000 cykler).

Tillverkarens artikelnummer SST25VF080B-50-4C-QAF. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.