Micron MT25QL512ABB8ESF-0AAT – minne/lagring

MT25QL512ABB8ESF-0AAT är ett seriellt NOR-flashminne ur Microns MT25Q-familj med 512 Mbit (64 MB) och matningsspänningen 2.7–3.6 V. Kretsen har ett SPI-kompatibelt gränssnitt med stöd för enkel och dubbel överföringshastighet (STR/DTR) samt protokollen extended I/O, dual I/O och quad I/O. Dual- och quad-I/O-kommandona ger enligt databladet dubbel respektive fyrdubbel överföringsbandbredd för läs- och programmeringsoperationer, med en genomströmning på upp till 90 MB/s.

Databladets artikelnummernyckel avkodas så här för MT25QL512ABB8ESF-0AAT: L = 2.7–3.6 V, 512 = 512Mb, A = en die och en S# (monolitisk), B = andra generationen, B = die revision B, 8 = RESET#- och HOLD#-stift, E = 64KB-sektorer med 4KB- och 32KB-delsektorer, SF = 16-pin SOP2 med 300 mil, 0 = standardsäkerhet, A = specialalternativet Automotive grade AEC-Q100 och AT = -40 °C till +105 °C. Kretsen stöder även execute-in-place (XIP), PROGRAM/ERASE SUSPEND och 3-byte- respektive 4-byte-adressering.

Teknik och prestanda

• Organisation: 512 Mbit (64 MB) med 1024 sektorer om 64KB (sektor 0–1023), 2048 delsektorer om 32KB (0–2047) och 16384 delsektorer om 4KB (0–16383). Sidstorleken är 256 byte; varje sida kan programmeras individuellt, men kretsen kan inte raderas per sida.
• Klockfrekvens: högst 133 MHz för alla protokoll i STR och högst 90 MHz i DTR. READ-kommandot (03h) körs med högst 54 MHz i STR och 27 MHz i DTR. Antalet dummy-klockcykler efter FAST READ kan ställas in och måste motsvara klockfrekvensen, annars läses felaktiga data.
• Adressering: 3-byte-adressering når bara 128Mb. Ett utökat adressregister väljer ett av fyra 128Mb-segment, och 4-byte-adressering ger åtkomst till hela minnet.
• Program- och raderingstider (typiskt/max): sidprogrammering på 256 byte 120 µs/1800 µs, sektorradering (64KB) 0.15 s/1 s, delsektorradering 4KB 0.05 s/0.4 s, delsektorradering 32KB 0.1 s/1 s och radering av hela kretsen (bulk erase) 153 s/460 s.
• Suspend: program- och raderingsoperationer kan pausas. Suspend-latensen är typiskt 7 µs (max 25 µs) vid programmering och 15 µs (max 30 µs) vid delsektor- och sektorradering.
• Strömförbrukning (AT-området): standbyström typiskt 30 µA (max 200 µA) och deep power-down typiskt 5 µA (max 100 µA). Driftström max 16 mA vid 133 MHz (fast-read extended I/O), 24 mA vid 133 MHz (quad I/O) samt 35 mA vid programmering, skrivning och radering.
• Uthållighet och datalagring (JESD47H): minst 100 000 raderingscykler per sektor och datalagring i 20 år (typiskt).
• OTP: dedikerat 64-byte OTP-område utanför huvudminnet som kan läsas och låsas av användaren, med permanent låsning via PROGRAM OTP-kommandot.
• Skydd: flyktig och icke-flyktig låsning samt mjukvarubaserat skrivskydd för varje 64KB-sektor, lösenordsskydd och hårdvaruskrivskydd där de icke-flyktiga bitarna BP[3:0] och TB definierar det skyddade området. Program- och raderingsskydd gäller under uppstart, och CRC upptäcker oavsiktliga ändringar i rådata.
• Identifiering: JEDEC-standard 3-byte-signatur BA20h, med ett utökat enhets-ID om två byte som anger fabriksalternativ.

Anslutningar och gränssnitt

Kapseln är 16-pin SOP2 med 300 mil kroppsbredd (SO16W, SOIC-16) och rastermått 1.27 mm, enligt JEDEC-standard och RoHS-kompatibel. Med stiftkonfigurationen RESET# och HOLD# (kod 8) är stiftbeläggningen: stift 1 DQ3/HOLD#, stift 2 VCC, stift 3 RESET#, stift 7 S#, stift 8 DQ1, stift 9 W#/DQ2, stift 10 VSS, stift 15 DQ0 och stift 16 C (klocka). Stiften 4–6 och 11–14 är DNU (do not use) och ska lämnas flytande.

• S# är chipselect. Kretsen går i standby när S# är hög, och en fallande flank på S# krävs före varje kommando efter uppstart.
• Vid enkla och dubbla I/O-kommandon måste värdstyrenheten driva DQ3 hög, eller så ska ett externt pull-up-motstånd sitta på kretskortet, så att HOLD#/RESET# inte flyter.
• W#/DQ2 saknar intern pull-up och får inte lämnas flytande; den måste drivas även om ingen av W#/DQ2-funktionerna används.
• RESET# på stift 3 har ett internt pull-up-motstånd och kan lämnas oansluten om den inte används. En resetpuls ska vara minst 50 ns.
• VCC ska avkopplas med en lämplig kondensator, typiskt 100nF, nära kapselns stift.

Programvara och kompatibilitet

Kommandouppsättningen bygger på Microns utökade SPI-protokoll och omfattar bland annat READ (03h), FAST READ (0Bh), QUAD OUTPUT FAST READ (6Bh), QUAD INPUT/OUTPUT FAST READ (EBh) och DTR-varianter av läskommandona, PAGE PROGRAM (02h), 4KB SUBSECTOR ERASE (20h), 32KB SUBSECTOR ERASE (52h), SECTOR ERASE (D8h), BULK ERASE (C7h/60h), WRITE ENABLE (06h), READ STATUS REGISTER (05h), READ ID (9E/9Fh), RESET ENABLE (66h), RESET MEMORY (99h), PROGRAM/ERASE SUSPEND (75h) och RESUME (7Ah). För 4-byte-adressering finns egna läs-, program- och raderingskommandon samt ENTER/EXIT 4-BYTE ADDRESS MODE (B7h/E9h). ENTER DEEP POWER-DOWN (B9h) och RELEASE FROM DEEP POWER-DOWN (ABh) styr det djupa strömsparläget.

Konfigurationen styrs av det icke-flyktiga konfigurationsregistret (dummy-cykler, XIP vid uppstart, utgångsdrivstyrka, DTR-, dual- och quad-protokoll, 128Mb-segment och antal adressbyte), det flyktiga konfigurationsregistret (dummy-cykler, XIP och wrap på 16, 32 eller 64 byte eller kontinuerlig) och det utökade flyktiga konfigurationsregistret. Utgångsdrivstyrkan kan sättas till 90, 45, 20 eller 30 ohm, där 30 ohm är standard. Kretsens egenskaper kan läsas ut via SFDP (READ SERIAL FLASH DISCOVERY PARAMETER, 5Ah), vars tabeller följer JEDEC JESD216.

Kretsen levereras raderad (alla bitar satta till 1, varje byte FFh), med statusregistret 00h och det icke-flyktiga konfigurationsregistret raderat (FFFFh). Vid uppstart hålls kretsen i reset tills VCC nått tröskelspänningen, och den är fullt åtkomlig inom högst 300 µs efter att VCC,min nåtts (tVSL).

Egenskaper

• 512 Mbit (64 MB) seriellt NOR-flash, 2.7–3.6 V
• SPI-kompatibelt gränssnitt med extended, dual och quad I/O i STR och DTR
• Klockfrekvens upp till 133 MHz (STR) och 90 MHz (DTR), upp till 90 MB/s
• Execute-in-place (XIP) och PROGRAM/ERASE SUSPEND
• Delsektorradering 4KB och 32KB, sektorradering 64KB, minst 100 000 raderingscykler per sektor
• Datalagring i 20 år (typiskt)
• 64-byte OTP-område, läsbart och användarlåsbart
• Skrivskydd per 64KB-sektor, lösenordsskydd och CRC
• 3-byte- och 4-byte-adressering
• Standby typiskt 30 µA och deep power-down typiskt 5 µA (AT-området)
• -40 °C till +105 °C, specialalternativ Automotive grade AEC-Q100
• 16-pin SOP2, 300 mil, RoHS-kompatibel

Användningsområden

• Lagring av startkod och firmware i inbyggda system, med XIP för att köra kod direkt ur flashminnet
• Lagring av konfigurations-, parameter- och kalibreringsdata som skyddas per sektor eller med lösenord
• Elektronik som kräver Automotive grade AEC-Q100 och temperaturområdet -40 °C till +105 °C

Certifieringar och standarder: RoHS-kompatibel (JEDEC-standardkapsel), AEC-Q100 (specialalternativ A, Automotive grade), JESD47H

Databladet (MT25Q_QLKT_L_512_ABB_0, Rev. F 1/18) gäller familjen MT25QL512ABB med tre kapslar, tre temperaturklasser och flera stiftkonfigurationer; värdena är avkodade för MT25QL512ABB8ESF-0AAT (SF, 8, A, AT) och strömvärdena avser AT-området. Databladet nämner inga användningsområden; de angivna är härledda ur kretsens egenskaper, och Micron anger att kunden själv ansvarar för att kretsen är lämplig för applikationen. Textutdraget var avkortat, så uppgifterna är hämtade ur hela PDF-databladet.

Tillverkarens artikelnummer MT25QL512ABB8ESF-0AAT. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.