RAMXEED MB85R8M2TABGL-G-JAE1 – minne/lagring

MB85R8M2TABGL-G-JAE1 är en variant av RAMXEEDs MB85R8M2TA, ett FeRAM-minne (Ferroelectric Random Access Memory) med 524 288 ord × 16 bitar, alltså 8 Mbit icke-flyktigt minne. Cellerna tillverkas med ferroelektrisk process och CMOS-process med kiselgate. Kretsen behåller sina data utan det backupbatteri som SRAM kräver och har ett pseudo-SRAM-gränssnitt med parallell adress- och databuss. Den här varianten har kapseln 48-pin plastic FBGA.

Enligt databladet klarar minnescellerna 10¹⁴ läs-/skrivoperationer per 64 bitar, vilket är en betydande förbättring jämfört med det antal läs- och skrivoperationer som flash och EEPROM klarar. RAMXEED Limited är det nya namnet på Fujitsu Semiconductor Memory Solutions Limited; tillverkaren fortsätter att erbjuda och stödja befintliga produkter och behåller Fujitsus artikelnummer oförändrade.

Teknik och prestanda

Kretsen arbetar med matningsspänningen VDD 1.8 V till 3.6 V (typiskt 3.3 V) och omgivningstemperaturen -40 °C till +85 °C. Eftersom ett FeRAM använder destruktiv avläsning räknas läsningar och skrivningar tillsammans mot uthållighetsvärdet. Databladet anger följande nyckeldata:

• Organisation: 524 288 ord × 16 bitar.
• Uthållighet: minst 10¹⁴ gånger per 64 bitar vid TA = +85 °C.
• Datalagring: 10 år vid +85 °C, 95 år vid +55 °C och över 200 år vid +35 °C. Värdena är minimivärden för de första data som skrivs direkt efter att kretsen lämnat tillverkaren och är beräknade ur kvalificeringsresultat.
• Strömförbrukning: driftström max 18 mA (typiskt 13.5 mA vid /CE = 0.2 V och Iout = 0 mA), standbyström max 150 µA (typiskt 12 µA) och sleepström max 10 µA (typiskt 3.5 µA).
• Tider vid VDD = 2.5 V till 3.6 V: läscykeltid min 120 ns, /CE-åtkomsttid max 65 ns, adressåtkomsttid max 120 ns, skrivcykeltid min 120 ns och skrivpulsbredd min 20 ns. Vid VDD = 1.8 V till 2.5 V är adressåtkomsttiden max 135 ns.
• Sidläge (page mode): skrivcykeltid min 25 ns och sidadressåtkomsttid max 25 ns, med A0 och A1 som kolumnadress enligt tidsdiagrammen.
• Absoluta gränsvärden: VDD -0.5 V till +4.0 V och lagringstemperatur -55 °C till +125 °C.
• ESD och latch-up: HBM ≥ |2000 V|, CDM ≥ |1000 V| och latch-up ≥ |200 V| (C-V-metoden).

Vid till- och frånslag av matningen ska /CE hållas över VDD × 0.8: minst 450 µs vid tillslag (tPU) och minst 85 ns vid frånslag (tPD), med matningens stigtid minst 50 µs/V och falltid minst 100 µs/V. Databladet rekommenderar att kretsen programmeras efter reflow, eftersom data som skrivits före reflow inte kan garanteras. Kapseln är en 48-pin plastic FBGA med kulavstånd 0.75 mm, måtten 8.00 mm × 6.00 mm, lodkulor, plastgjuten kapsling och monteringshöjd max 1.00 mm. Fuktkänslighetsklassen är MSL 3 (IPC/JEDEC J-STD-020E), och produkten uppfyller EU RoHS, REACH och China RoHS.

Anslutningar och gränssnitt

Kretsen har 19 adressingångar (A0 till A18) och 16 bidirektionella data-I/O (I/O0 till I/O15). Styrsignalerna är /CE (chip enable), /WE (write enable), /OE (output enable), /UB och /LB (styrning av övre respektive nedre byte) samt /ZZ. Kretsen aktiveras när /CE är låg och /ZZ är hög. När /OE är hög blir alla I/O-stift högimpedanta (High-Z). /ZZ är en ingång för sleep-läge: går den låg övergår kretsen till sleep-läge, och under läs- och skrivoperationer ska /ZZ hållas hög. Enligt blockschemat finns /ZZ endast i FBGA-kapseln.

• Skrivning: skrivningen startar vid fallande flank på /WE, och indata låses vid tidig stigande flank av /CE eller /WE.
• Bytestyrning: /LB låg aktiverar läsning och skrivning av I/O0 till I/O7 och /UB låg aktiverar I/O8 till I/O15. När byteåtkomst inte används ska /LB och /UB anslutas till GND. Är både /LB och /UB höga blir alla I/O-stift högimpedanta.
• Driftlägen enligt sanningstabellen: sleep, standby, läsning, adressåtkomstläsning, skrivning styrd av /CE eller /WE, adressåtkomstskrivning, pre-charge, sidläsning, sidadressskrivning och skrivning med /UB-/LB-åtkomst.
• Kulor i FBGA-kapseln: /CE på B5, /WE på G5, /OE på A2, /ZZ på A6, /LB på A1 och /UB på B2; VDD på D6 och E1 samt VSS på D1 och E6 (alla ska anslutas); NC på E3, G2 och H6 (kan lämnas öppna eller anslutas till VDD/VSS).
• Insignalnivåer: VIH min VDD × 0.8 och VIL max VDD × 0.2; utgångsnivå VOL max 0.4 V (VDD = 2.5 V till 3.6 V, IOL = 2.0 mA).
• Pinnkapacitans: max 9 pF för ingång, I/O och /ZZ (VDD = 3.3 V, f = 1 MHz, TA = +25 °C).

Kulmatrisen på MB85R8M2TABGL-G-JAE1 är 6 × 8 (rad A till H, kolumn 1 till 6). Familjen finns även i en 44-pin TSOP (MB85R8M2TAFN-G-JAE2), som saknar /ZZ-ingång.

Egenskaper

• 8 Mbit FeRAM, 524 288 ord × 16 bitar
• Icke-flyktigt minne utan backupbatteri
• Uthållighet 10¹⁴ läs-/skrivoperationer per 64 bitar
• Datalagring 10 år vid +85 °C, 95 år vid +55 °C, över 200 år vid +35 °C
• Matning 1.8 V till 3.6 V
• Driftström max 18 mA, standby max 150 µA, sleep max 10 µA
• Pseudo-SRAM-gränssnitt med 16-bitars databuss och bytestyrning (/UB, /LB)
• Sidläge med 25 ns cykeltid
• Drifttemperatur -40 °C till +85 °C
• 48-pin FBGA, 8.00 mm × 6.00 mm, RoHS-kompatibel

Användningsområden

• Ersättning av batteribackat SRAM i system där ett backupbatteri vill undvikas
• Dataloggning och buffring där data måste bevaras vid spänningsbortfall
• Lagring av parametrar och konfigurationsdata som skrivs ofta, där flash och EEPROM når sin uthållighetsgräns
• Parallellbussbaserade inbyggda system med 16-bitars databuss och SRAM-liknande gränssnitt som behöver icke-flyktigt minne

Certifieringar och standarder: RoHS (EU RoHS-direktivet), REACH, China RoHS

Databladet (DS501-00070-2v0-E) gäller familjen MB85R8M2TA med två kapslar; värdena avser FBGA-varianten MB85R8M2TABGL-G-JAE1, och TSOP-varianten MB85R8M2TAFN-G-JAE2 saknar /ZZ-ingång. Databladet nämner inga tillämpningar; användningsområdena är härledda ur kretsens egenskaper.

Tillverkarens artikelnummer MB85R8M2TABGL-G-JAE1. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.