Renesas / Dialog AT25SF321B-SHB-B – minne/lagring

AT25SF321B-SHB-B är ett seriellt flashminne av NOR-typ med 32 Mbit (4 MB) lagringskapacitet från Renesas. Kretsen har ett SPI-kompatibelt gränssnitt med stöd för Dual I/O och Quad I/O och drivs av en enda matningsspänning på 2,7 V till 3,6 V. Enligt databladet är den avsedd för industri-, konsument- och uppkopplade applikationer med stora volymer.

Minnet kan användas både för att lagra programkod som startas (boot) från flash till inbyggt eller externt RAM och för att köra programkod direkt ur flashminnet (XiP, execute in place). XiP stöds av tre egenskaper som höjer läshastigheten: quad-SPI som läser fyra bitar per klockcykel, kontinuerligt läsläge (kommandoformat 0-4-4) som gör att operationskoden inte behöver sändas om, och hög SPI-klockfrekvens. Artikeln är varianten AT25SF321B-SHB-B i 8-pins SOIC med 208 mils bredd, i tube.

Teknik och prestanda

Minnesorganisation, programmering och radering:

• Minnesarray med högsta adress 3FFFFFh (adressbitarna A23 och A22 ignoreras). Programmering sker i sidor om 256 byte.
• Fyra raderingsnivåer: 4 kB (kommando 20h), 32 kB (52h), 64 kB (D8h) och hela chipet (C7h eller 60h). Arrayen består av 1 024 block om 4 kB, 128 block om 32 kB och 64 block om 64 kB.
• Byte- och sidprogrammering (02h) av 1 till 256 byte samt Quad Page Program (32h). Typisk programtid för en sida är 0,4 ms (max 3,4 ms) och för första byten 30 µs.
• Typiska raderingstider: 55 ms (4 kB), 120 ms (32 kB), 200 ms (64 kB) och 10 s (hela chipet). Maxvärdena är 250 ms, 450 ms, 700 ms respektive 30 s efter 100 000 cykler.
• Program- och raderingsavbrott (suspend 75h, resume 7Ah) gör att till exempel en läsning kan utföras i ett annat block. En chipradering kan inte avbrytas.
• Livslängd på 100 000 program- och raderingscykler samt dataretention på 20 år.

Läsprestanda:

• SPI-lägena 0 och 3 samt läsning i formaten 1-1-1, 1-1-2 (Dual Output), 1-2-2 (Dual I/O), 1-1-4 (Quad Output) samt 1-4-4 och 0-4-4 (Quad I/O, XiP).
• Maximal klockfrekvens vid 3,0 V till 3,6 V: 133 MHz (bland annat för BBh och E7h), 108 MHz för 0Bh, 3Bh, 6Bh och EBh samt 55 MHz för 03h. Vid 2,7 V till 3,6 V: 108 MHz för de flesta kommandon, 85 MHz för 0Bh, 3Bh, 6Bh, EBh och E7h samt 55 MHz för 03h.
• Läsning med omslutning (wrap) över 8, 16, 32 eller 64 byte inom en sida om 256 byte, inställd med Set Burst with Wrap (77h) före E7h, vilket underlättar cache-fyllning.

Effekt, skydd och säkerhet:

• Standbyström typiskt 13 µA (max 25 µA) och Deep Power-Down typiskt 1 µA (max 5 µA). I Deep Power-Down (B9h) ignoreras alla kommandon utom Resume (ABh), vilket databladet anger kan användas som extra skydd mot program- och raderingsoperationer.
• Aktiv ström (typiskt/max): läsning med 03h eller 0Bh 3,6/5,2 mA vid 50 MHz, quad-läsning 8,2/12 mA vid 85 och 108 MHz, programmering 9/17 mA och radering 7/11,5 mA (typiska värden vid 3,0 V och 25 °C).
• Icke-flyktigt blockskydd med CMP och BP4 till BP0: användardefinierat skyddat område i början eller slutet av minnet, från 4 kB (3FF000h till 3FFFFFh respektive 000000h till 000FFFh) upp till hela minnet.
• Statusregistren kan skyddas med SRP1 och SRP0 tillsammans med WP-stiftet: programvaruskyddat, hårdvaruskyddat eller låst till nästa spänningscykel.
• Tre OTP-säkerhetsregister om 256 byte vardera, som kan raderas, programmeras och låsas permanent var för sig (LB1 till LB3), samt ett fabriksinställt, skrivskyddat 64-bitars unikt serienummer (4Bh).

Anslutningar och gränssnitt

Kretsen har åtta stift. Stiftordning (SOIC, sett uppifrån): 1 CS, 2 SO (IO1), 3 WP (IO2), 4 GND, 5 SI (IO0), 6 SCK, 7 HOLD (IO3), 8 VCC.

• CS är aktiv låg och startar respektive avslutar varje operation. Databladet rekommenderar en 10 kΩ pull-up från CS till VCC; minsta tid från lägsta VCC till CS låg (tVSL) är 70 µs.
• Vid dual- och quad-kommandon blir SI, SO, WP och HOLD in- och utgångar (I/O0 till I/O3). När Quad Enable-biten (QE) i statusregister 2 är 1 fungerar WP och HOLD som IO2 och IO3 och kan inte användas som skydds- respektive pausfunktion.
• WP och HOLD/IO3 är internt uppdragna och kan lämnas oanslutna om de inte används. HOLD pausar en SPI-sekvens utan att nollställa klockningen men påverkar inte pågående program- eller raderingsoperationer.
• Kapsel: 8-pins SOIC 208 mil (bred), rastermått 1,27 mm, bredd över stiften (E) 7,70 till 8,26 mm, kroppsmått D 5,13 till 5,38 mm och E1 5,18 till 5,40 mm, höjd (A) max 2,16 mm. Ledningsram av NiPdAu; grön kapsel (Pb- och halogenfri).

Programvara och kompatibilitet

• JEDEC-standardiserat ID: kommando 9Fh returnerar 1Fh (tillverkare) samt 87h och 01h (enhets-ID); 90h, 92h, 94h och ABh ger enhets-ID 15h. Databladet rekommenderar att ID läses vid låg klockfrekvens.
• Serial Flash Discoverable Parameters (SFDP) enligt JEDEC JESD216D kan läsas med kommando 5Ah, så att värdsystemet kan anpassa sig efter minnets egenskaper.
• Program-, raderings- och statusregisterskrivning kräver Write Enable (06h). Statusregister 1 till 3 läses med 05h, 35h och 15h och skrivs med 01h, 31h och 11h. Utgångarnas drivstyrka (100 %, 75 %, 50 % eller 25 %) ställs med DRV-bitarna i statusregister 3.
• Programvaruåterställning sker med Enable Reset (66h) följt av Reset Device (99h) och tar cirka 30 µs. Kontrollera BUSY-biten och suspend-bitarna först, eftersom data annars kan skadas.

Egenskaper

• 32 Mbit (4 MB) SPI NOR-flash, matning 2,7 V till 3,6 V
• Dual I/O och Quad I/O (1-1-2, 1-2-2, 1-1-4, 1-4-4, 0-4-4) samt XiP
• Upp till 133 MHz vid 3,0 V till 3,6 V; 108 MHz vid 2,7 V till 3,6 V (de flesta kommandon)
• Radering i block om 4 kB, 32 kB och 64 kB samt hela chipet (typiskt 10 s)
• Sidprogrammering av 1 till 256 byte, typiskt 0,4 ms per sida
• Program- och raderingsavbrott (suspend/resume)
• 3 × 256 byte OTP-säkerhetsregister och 64-bitars unikt ID
• SFDP (JESD216D) och JEDEC-ID 1Fh 87h 01h
• Standby typiskt 13 µA, Deep Power-Down typiskt 1 µA
• 100 000 cykler och 20 års dataretention, -40 °C till 85 °C
• 8-pins SOIC 208 mil (bred), Pb- och halogenfri

Användningsområden

• Lagring av programkod som startas (boot) från flash till inbyggt eller externt RAM
• Direkt kodexekvering ur flashminnet (XiP) via quad-SPI
• Kod- och datalagring i inbyggda system för industri-, konsument- och uppkopplade applikationer
• Lagring av serienummer (ESN) och låsta nycklar i OTP-säkerhetsregister
• Skyddad lagring av kod- och datasegment med blockskydd och WP-stift

Certifieringar och standarder: RoHS-kompatibel (grön kapsel: Pb- och halogenfri)

Värden ur Renesas datablad DS-AT25SF321B-179 Rev. I (2025-12-02); typiska värden gäller vid 3,0 V och 25 °C. Egenskapslistan anger Fast Read upp till 133 MHz, men AC-tabellen anger 108 MHz för 0Bh, 3Bh, 6Bh och EBh; tabellvärdena har använts. Databladet omfattar även kapslarna SOIC 150 mil och DFN.

Tillverkarens artikelnummer AT25SF321B-SHB-B. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.