SMARTsemi KTDM4G3C618BGCEAT – minne/lagring

KTDM4G3C618BGCEAT från SMARTsemi är en DDR3(L) SDRAM-krets på 4 Gbit (4Gb) med organisationen 256M x 16, internt uppbyggd som 32M x 16 bitar x 8 banker. Kretsen är JEDEC DDR3(L)-kompatibel och uppnår dataöverföringshastigheter på upp till 1866 Mb/s per pin för allmänna tillämpningar. Den kan matas med antingen 1.35 V (SSTL_135, DDR3L) eller 1.5 V (SSTL_15, DDR3) och sitter i en 96-ball BGA-kapsel (Mono BGA, 7.5 x 13 mm).

Artikelbeteckningen följer SMARTsemis nyckel: KT = SMARTsemi, DM = DRAM, 4G = täthetskod, 3 = DDR3, C = 1.35V/1.5V, 6 = x16, 18 = DDR3-1866, BG = Mono BGA, C = kommersiell temperatur, EA = intern kod och T = tray. Samma datablad omfattar även den industriella varianten KTDM4G3C618BGIEAT; beskrivningen avser den kommersiella varianten (C).

Teknik och prestanda

Kretsen har 8n prefetch-arkitektur med dubbel datahastighet på DQ, DQS och DM. Alla kontroll- och adressingångar synkroniseras mot ett differentiellt klockpar (CK och CK#) och låses vid korsningspunkten mellan klockflankerna. Alla I/O-signaler synkroniseras källsynkront mot ett differentiellt DQS-par; kretsen stöder endast differentiell datastrobe, inte single-ended.

Hastighetsklassen DDR3(L)-1866 (13-13-13) har maximal klockfrekvens 933 MHz. Hastighetstabellen anger tAA 13.91 ns (min) till 20 ns (max), tRCD och tRP 13.91 ns (min), tRC 47.91 ns (min) och tRAS 34 ns (min), med kortaste klockperiod tCK(avg) 1.07 ns vid CL13 och CWL9. Stödda CL är 6, 7, 8, 9, 10, 11 och 13, stödda CWL är 5, 6, 7, 8 och 9. Funktion vid lägre frekvenser är verifierad genom konstruktion och karakterisering men inte produktionstestad. Övriga tidsparametrar är bland annat tRRD max(4tCK, 6ns) och tFAW 35 ns (2 KB sida), tWR 15 ns, tCCD 4 nCK, tDLLK 512 nCK samt ZQ-kalibreringstiderna tZQinit max(512 tCK, 640 ns), tZQoper max(256 tCK, 320 ns) och tZQCS max(64 tCK, 80 ns).

Programmerbara funktioner är CAS-latens (CL 5 till 14), CAS-skrivlatens (CWL 5 till 10), additiv latens (0, CL-1 eller CL-2), skrivåterhämtningstid (5, 6, 7, 8, 10, 12, 14 eller 16), bursttyp (sekventiell eller interleaved) och burstlängd (BL8, BC4 eller BC4/BL8 on the fly). Write leveling ställs in via mode register och read leveling görs via MPR.

För signalintegriteten finns konfigurerbar utgångsimpedans (34 eller 40 Ω; RON34 = RZQ/7, nominellt 34.4 Ω ±10 % vid RZQ = 240 Ω), konfigurerbar on-die termination (RTT_Nom 20, 30, 40, 60 eller 120 Ω; RTT_WR 60 eller 120 Ω) och ZQ-kalibrering mot en extern resistor på 240 Ω ±1 %. Strömsparlägen är auto refresh, self refresh, Partial Array Self Refresh (PASR) och power down med slow eller fast exit.

Refresh: tRFC är 260 ns och tREFI är 7.8 µs i normalt temperaturområde (0 till 85 °C för kommersiell variant). I utökat område, 85 till 95 °C, ska refresh ske dubbelt så ofta (tREFI 3.9 µs).

• Matning VDD och VDDQ: 1.5 V-läge 1.425 V min, 1.5 V typ, 1.575 V max; 1.35 V-läge 1.283 V min, 1.35 V typ, 1.45 V max. VDDQ ska vara lägre än eller lika med VDD.
• Absoluta maxvärden: -0.4 till 1.80 V på VDD, VDDQ och övriga pinnar relativt VSS; lagringstemperatur -55 till 150 °C.
• Driftström (IDD): IDD0 110 mA, IDD1 160 mA, IDD4R 240 mA, IDD4W 220 mA, IDD5B 242 mA, IDD7 230 mA.
• Vilolägen: IDD2N 70 mA, IDD3N 90 mA, IDD2P0 (slow exit) 20 mA, IDD2P1 (fast exit) 50 mA, IDD3P 60 mA, IDD6 15 mA (max, normalt område), IDD6ET 20 mA (utökat område), IDD8 12 mA.
• Kapacitans: CIO 1.4 till 2.2 pF (DDR3) respektive 1.4 till 2.1 pF (DDR3L), CCK 0.8 till 1.3 pF, CI 0.75 till 1.2 pF.

Anslutningar och gränssnitt

Databussen är 16 bitar bred (DQ, uppdelad i DQL och DQU med maskeringssignaler DML och DMU samt datastrober DQSL/DQSL# och DQSU/DQSU#). Adresseringen använder bankadress BA0 till BA2, radadress A0 till A14 och kolumnadress A0 till A9; A10/AP styr auto precharge och A12/BC# styr burst chop. Sidstorleken är 2 KB. Kontrollsignaler är CKE, CS#, RAS#, CAS#, WE#, ODT och RESET#. RESET# är aktiv låg och asynkron, en CMOS rail-to-rail-signal med DC high och low vid 80 % respektive 20 % av VDD. Försörjning och referenser är VDD, VDDQ, VSS, VSSQ, VREFCA, VREFDQ och ZQ. Rena ingångar (BA0–BA2, A0–A14, RAS#, CAS#, WE#, CS#, CKE, ODT, RESET#) ger ingen terminering. Tecknet # anger inverterad (aktiv låg) signal.

Programmering och kompatibilitet

Kretsen är JEDEC DDR3(L)-kompatibel. Latenser, burstläge, utgångsimpedans och ODT ställs in med Mode Register Set-kommandon, där adressingångarna även bär op-koden. Samma krets arbetar i både DDR3-läge (1.5 V) och DDR3L-läge (1.35 V); vid 1.35 V gäller DDR3L-specifikationen. Enligt databladet får DC-medelvärdet vid 1.35 V inte överstiga 1.425 V, och om gränsen överskrids styrs insignalnivåerna av DDR3-specifikationen. Databladet innehåller även derating-tabeller för setup- och holdtider (tIS/tIH och tDS/tDH) för hastighetsklass 1866.

Egenskaper

• 4 Gbit (256M x 16) med 8 banker, JEDEC DDR3(L)-kompatibel
• DDR3(L)-1866 (13-13-13): upp till 1866 Mb/s per pin, max 933 MHz
• Matning 1.35 V (-0.067 V/+0.1 V) eller 1.5 V (±0.075 V)
• 8n prefetch, differentiell klocka (CK/CK#) och datastrobe (DQS/DQS#)
• Programmerbar CL 5–14, CWL 5–10, additiv latens och burstlängd BL8/BC4
• Write leveling via mode register och read leveling via MPR
• Konfigurerbar utgångsimpedans (34/40 Ω) och ODT (RTT_Nom 20/30/40/60/120 Ω)
• ZQ-kalibrering mot extern resistor på 240 Ω ±1 %
• Auto refresh, self refresh, PASR och power down
• Kommersiell temperatur 0 till 85 °C (utökat 85 till 95 °C)
• 96-ball BGA (Mono BGA), 7.5 x 13 mm, Pb-free

Användningsområden

• Systemminne i konstruktioner med DDR3- eller DDR3L-minneskontroller
• Allmänna tillämpningar som kräver upp till 1866 Mb/s per pin (enligt databladet)
• Kretskortskonstruktioner med 16-bitars minnesbuss (x16) i 96-ball BGA-kapsel
• Plattformar som drivs med 1.35 V (DDR3L) eller 1.5 V (DDR3)

Certifieringar och standarder: JEDEC DDR3(L), Pb-free (blyfri)

Databladet gäller även den industriella varianten (I); värdena här avser den kommersiella varianten (C). Leverantörsraden anger 4GB, men databladet anger 4 Gbit (4Gb, 256M x 16). Databladets artikelnyckel anger 4G som 2Gb, vilket avviker från resten av databladet.

Tillverkarens artikelnummer KTDM4G3C618BGCEAT. Uppgifterna är hämtade ur tillverkarens datablad (PDF). Lagerförd vara – skickas inom 1–3 vardagar.